Writing Testbenches Using SystemVerilog /
Se presentan aquí las características, metodología y modelos de uso de verificación funcional con lenguaje Verilog, que forman parte de SystemVerilog, que pueden aplicarse tanto a simuladores, como a complejas herramientas de gestión.
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Buch |
| Sprache: | Englisch |
| Veröffentlicht: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Schlagworte: | |
| Online-Zugang: | Ver documento en línea |
| Tags: |
Keine Tags, Fügen Sie das erste Tag hinzu!
|
Online
Ver documento en línea| Signatur: |
621. 392 BER
|
||
|---|---|---|---|
| Ejemplar 418348-1 |
Disponible
Préstamo en línea
|
Bestand:
Libros electrónicos en línea
|
Anmerkungen:
Consultar en línea
|