Writing Testbenches Using SystemVerilog /
Se presentan aquí las características, metodología y modelos de uso de verificación funcional con lenguaje Verilog, que forman parte de SystemVerilog, que pueden aplicarse tanto a simuladores, como a complejas herramientas de gestión.
Guardat en:
| Autor principal: | |
|---|---|
| Format: | Llibre |
| Idioma: | anglès |
| Publicat: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Matèries: | |
| Accés en línia: | Ver documento en línea |
| Etiquetes: |
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
|
| Sumari: | Se presentan aquí las características, metodología y modelos de uso de verificación funcional con lenguaje Verilog, que forman parte de SystemVerilog, que pueden aplicarse tanto a simuladores, como a complejas herramientas de gestión. |
|---|---|
| Descripció física: | 1 libro electrónico en línea (XXV, 411 p.) 1 recurso en línea |
| Destinataris: | Peticiones 2019 |
| ISBN: | 978-0-387-31275-0 |
| Accés: | 1 licencia |