Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos.
Đã lưu trong:
| Tác giả chính: | |
|---|---|
| Định dạng: | Luận văn Sách |
| Ngôn ngữ: | Tiếng Tây Ban Nha |
| Được phát hành: |
Guadalajara, México :
edición de autor,
2018
|
| Những chủ đề: | |
| Truy cập trực tuyến: | Ver documento en línea |
| Các nhãn: |
Không có thẻ, Là người đầu tiên thẻ bản ghi này!
|
Là người đầu tiên ghi lời nhận xét!