Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos.
Guardado en:
| Hovedforfatter: | |
|---|---|
| Format: | Tesis Bog |
| Sprog: | spansk |
| Udgivet: |
Guadalajara, México :
edición de autor,
2018
|
| Fag: | |
| Online adgang: | Ver documento en línea |
| Tags: |
Ingen Tags, Vær først til at tagge denne postø!
|
| Summary: | Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos. |
|---|---|
| Fysisk beskrivelse: | 1 tesis electrónica en línea (XI, 148 p.) 1 recurso en línea |