Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos.
Guardat en:
| Autor principal: | |
|---|---|
| Format: | Thesis Llibre |
| Idioma: | espanyol |
| Publicat: |
Guadalajara, México :
edición de autor,
2018
|
| Matèries: | |
| Accés en línia: | Ver documento en línea |
| Etiquetes: |
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
|
| Sumari: | Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos. |
|---|---|
| Descripció física: | 1 tesis electrónica en línea (XI, 148 p.) 1 recurso en línea |