Design of Bias Circuit for Charge Pump in 130nm BiCMOS Technology /
Se muestra el proceso de diseño del circuito de polarización para una bomba de carga con tecnología de la empresa Cadence Design Systems.
保存先:
| 第一著者: | |
|---|---|
| フォーマット: | 学位論文 図書 |
| 言語: | 英語 |
| 出版事項: |
Guadalajara, México :
edición de autor,
2018
|
| 主題: | |
| オンライン･アクセス: | Ver documento en línea |
| タグ: |
タグなし, このレコードへの初めてのタグを付けませんか!
|
類似資料: Design of Bias Circuit for Charge Pump in 130nm BiCMOS Technology /
- Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
- Charge Pump Circuit Design /
- Design of the Analog Transmitter Module in 130 nm CMOS Technology /
- Serializer Design for a SerDes Chip in 130nm CMOS Technology /
- Test Modules Design for a SerDes Chip in 130nm CMOS Technology /
- Diseño de recuperador de datos y reloj adaptivo a jitter /