Design of Bias Circuit for Charge Pump in 130nm BiCMOS Technology /

類似資料

• Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
  著者:: Núñez López, Francisco Javier
  出版事項: (2018)
• Charge Pump Circuit Design /
  著者:: Pan, Feng
  出版事項: (2006, c2006)
• Design of the Analog Transmitter Module in 130 nm CMOS Technology /
  著者:: Núñez Corona, Joel Antonio
  出版事項: (2016)
• Serializer Design for a SerDes Chip in 130nm CMOS Technology /
  著者:: Arrambide Barrón, Efraín
  出版事項: (2016)
• Test Modules Design for a SerDes Chip in 130nm CMOS Technology /
  著者:: Limones Mora, César Fernado
  出版事項: (2016)