Design of Bias Circuit for Charge Pump in 130nm BiCMOS Technology /
Se muestra el proceso de diseño del circuito de polarización para una bomba de carga con tecnología de la empresa Cadence Design Systems.
সংরক্ষণ করুন:
| প্রধান লেখক: | |
|---|---|
| বিন্যাস: | গবেষণাপত্র গ্রন্থ |
| ভাষা: | ইংরেজি |
| প্রকাশিত: |
Guadalajara, México :
edición de autor,
2018
|
| বিষয়গুলি: | |
| অনলাইন ব্যবহার করুন: | Ver documento en línea |
| ট্যাগগুলো: |
কোনো ট্যাগ নেই, প্রথমজন হিসাবে ট্যাগ করুন!
|
অনুরূপ উপাদানগুলি: Design of Bias Circuit for Charge Pump in 130nm BiCMOS Technology /
- Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
- Charge Pump Circuit Design /
- Design of the Analog Transmitter Module in 130 nm CMOS Technology /
- Serializer Design for a SerDes Chip in 130nm CMOS Technology /
- Test Modules Design for a SerDes Chip in 130nm CMOS Technology /
- Diseño de recuperador de datos y reloj adaptivo a jitter /