Obálka
QR kód

Diseño de recuperador de datos y reloj adaptivo a jitter /

Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.

Uloženo v:
Hlavní autor: García Hernández, Néstor Damián (autor)
Médium: Diplomová práce Kniha
Jazyk:španělština
Vydáno: Guadalajara, México : edición de autor, 2018
Témata:
Transistores MOS
Circuitos de Tiempo - > Tema Principal
Circuitos Integrados Bipolares
Circuitos Integrados - > Simulación por Computadora
Circuitos Integrados - > Tema Principal
Circuitos Electrónicos
CMOS (Electrónica)
Ruido Electrónico
Transmisión de Datos
Señales Digitales - > Tema Principal
Sistemas de Telecomunicación
Electrónica Digital
Ingeniería Electrónica
On-line přístup:Ver documento en línea
Tagy: Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
Shrnutí:Descripción del proceso de elaboración de un sistema en chip de señal mixta, desde el diseño lógico hasta las síntesis lógica y física. Se centra en el desarrollo del módulo recuperador de reloj y datos (CDR) adaptivo al jitter operando a 800MHz.
Fyzický popis:1 tesis electrónica en línea (172 p.)
1 recurso en línea

Podobné jednotky