SystemVerilog for Design : A Guide to Using SystemVerilog for Hardware Design and Modeling /
Contenido: 1) Introducción a SystemVerilog; 2) Declaración de espacios de SystemVerilog; 3) Valores literales y tipos de datos integrados de SystemVerilog; 4) Tipos de datos definidos por el usuario y lo tipos enumerados para SystemVerilog; 5) Matrices, estructuras y uniones de SystemVerilog; 6) Fun...
Zapisane w:
| 1. autor: | |
|---|---|
| Kolejni autorzy: | , , |
| Format: | Książka |
| Język: | angielski |
| Wydane: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Hasła przedmiotowe: | |
| Etykiety: |
Nie ma etykietki, Dołącz pierwszą etykiete!
|
Podobne zapisy: SystemVerilog for Design :
- SystemVerilog for Design : A Guide to Using SystemVerilog for Hardware Design and Modeling /
- SystemVerilog for Verification : A Guide to Learning the Testbench Language Features /
- Logic Design and Verification Using SystemVerilog /
- RTL Modeling with System Verilog for Simulation and Synthesis : Using System Verilog for ASIC and FPGA Design /
- Digital Systems Design and Practice : Using Verilog HDL and FPGAs /
- Writing Testbenches Using SystemVerilog /