SystemVerilog for Design : A Guide to Using SystemVerilog for Hardware Design and Modeling /
Contenido: 1) Introducción a SystemVerilog; 2) Declaración de espacios de SystemVerilog; 3) Valores literales y tipos de datos integrados de SystemVerilog; 4) Tipos de datos definidos por el usuario y lo tipos enumerados para SystemVerilog; 5) Matrices, estructuras y uniones de SystemVerilog; 6) Fun...
Сохранить в:
| Главный автор: | |
|---|---|
| Другие авторы: | , , |
| Формат: | |
| Язык: | английский |
| Опубликовано: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Предметы: | |
| Метки: |
Нет меток, Требуется 1-ая метка записи!
|
| Итог: | Contenido: 1) Introducción a SystemVerilog; 2) Declaración de espacios de SystemVerilog; 3) Valores literales y tipos de datos integrados de SystemVerilog; 4) Tipos de datos definidos por el usuario y lo tipos enumerados para SystemVerilog; 5) Matrices, estructuras y uniones de SystemVerilog; 6) Funciones, bloques y tareas de procedimiento de SystemVerilog; 7) Procedimiento de declaraciones de SystemVerilog; 8) Modelado de máquinas de estados finitos con SystemVerilog; 9) Diseño jerárquico con SystemVerilog; 10) Interfaces de SystemVerilog; 11) Diseño completo modelado con SystemVerilog; 12) Modelado del nivel de comportamiento y de transacciones. Apéndices. |
|---|---|
| Объем: | XXX, 418 p. |
| Аудитория: | 2016 BO Licenciatura en Ingeniería Electrónica Acreditación |
| ISBN: | 0-387-33399-1 978-0-387-33399-1 |