SystemVerilog for Design : A Guide to Using SystemVerilog for Hardware Design and Modeling /

Contenido: 1) Introducción a SystemVerilog; 2) Declaración de espacios de SystemVerilog; 3) Valores literales y tipos de datos integrados de SystemVerilog; 4) Tipos de datos definidos por el usuario y lo tipos enumerados para SystemVerilog; 5) Matrices, estructuras y uniones de SystemVerilog; 6) Fun...

全面介紹

Guardado en:
書目詳細資料
主要作者: Sutherland, Stuart (autor)
其他作者: Davidmann, Simon (autor) (autor), Flake, Peter (autor) (autor), Moorby, Philip R. (prólogo) (prólogo)
格式: 圖書
語言:英语
出版: Nueva York, EUA : Springer, 2006, c2006
主題:
標簽: 添加標簽
沒有標簽, 成為第一個標記此記錄!
持有資料詳情 IT1
索引號:
621. 392 SUT
Ejemplar 0500174721
Disponible
Préstamo 7 días a 90
Colección:
Colección General
提示:
Ubicar en Nivel 1 Área de Colección General