SystemVerilog for Design : A Guide to Using SystemVerilog for Hardware Design and Modeling /
Contenido: 1) Introducción a SystemVerilog; 2) Declaración de espacios de SystemVerilog; 3) Valores literales y tipos de datos integrados de SystemVerilog; 4) Tipos de datos definidos por el usuario y lo tipos enumerados para SystemVerilog; 5) Matrices, estructuras y uniones de SystemVerilog; 6) Fun...
Uloženo v:
| Hlavní autor: | |
|---|---|
| Další autoři: | , , |
| Médium: | Kniha |
| Jazyk: | angličtina |
| Vydáno: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Témata: | |
| Tagy: |
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000287836 | ||
| 005 | 20250521000000.0 | ||
| 009 | 20260310111851.979 | ||
| 020 | |a 0-387-33399-1 | ||
| 020 | |a 978-0-387-33399-1 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 621. 392 |b SUT | ||
| 100 | |a Sutherland, Stuart |e (autor) | ||
| 245 | 1 | 0 | |a SystemVerilog for Design : |b A Guide to Using SystemVerilog for Hardware Design and Modeling / |c S. Sutherland, S. Davidmann, P. Flake ; pról. de P.R. Moorby. |
| 264 | 4 | |a Nueva York, EUA : |b Springer, |c 2006, c2006 | |
| 300 | |a XXX, 418 p. | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 520 | |a Contenido: 1) Introducción a SystemVerilog; 2) Declaración de espacios de SystemVerilog; 3) Valores literales y tipos de datos integrados de SystemVerilog; 4) Tipos de datos definidos por el usuario y lo tipos enumerados para SystemVerilog; 5) Matrices, estructuras y uniones de SystemVerilog; 6) Funciones, bloques y tareas de procedimiento de SystemVerilog; 7) Procedimiento de declaraciones de SystemVerilog; 8) Modelado de máquinas de estados finitos con SystemVerilog; 9) Diseño jerárquico con SystemVerilog; 10) Interfaces de SystemVerilog; 11) Diseño completo modelado con SystemVerilog; 12) Modelado del nivel de comportamiento y de transacciones. Apéndices. | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería Electrónica Acreditación | ||
| 649 | |a XX | ||
| 650 | |a VERILOG (Lenguaje de Descripción del Soporte Físico) - |x Tema Principal | ||
| 650 | |a Lenguajes de Programación | ||
| 650 | |a Programación (Software) | ||
| 650 | |a Componentes (Hardware) | ||
| 650 | |a Arquitectura de Computadoras - |x Tema Principal | ||
| 650 | |a Computadoras | ||
| 650 | |a Ingeniería Computacional | ||
| 650 | |a Ingeniería Electrónica | ||
| 700 | |a Davidmann, Simon |e (autor) | ||
| 700 | |a Flake, Peter |e (autor) | ||
| 700 | |a Moorby, Philip R. |e (prólogo) | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500174721 |b IT1 |c ACC |i 000054 |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000287836 | ||