Logic Synthesis and Verification Algorithms /

Contenido: Parte I Introducción: 1) Introducción; 2) Un paseo por la síntesis lógica con la ayuda de un ejemplo simple. -- Parte II Síntesis lógica de dos niveles: 3) Algebras booleanas; 4) Síntesis de circuitos de dos niveles; 5) Minimización heurística del circuitos de nivel dos; 6) Diagramas de d...

Descripció completa

Dades bibliogràfiques

Autor principal:	Hachtel, Gary D. (autor)
Altres autors:	Somenzi, Fabio (autor) (autor)
Format:	Llibre
Idioma:	anglès
Publicat:	Nueva York, EUA : Springer, 2006, c2006
Matèries:	Diseño Lógico - > Tema Principal VLSI - > Diseño y Construcción VLSI - > Prueba y Medición - > Tema Principal Circuitos Integrados - > Prueba y Medición Circuitos Integrados - > Proceso de Datos - > Tema Principal Diseño Asistido por Computadora Electrónica Digital Algebra Booleana Electrónica - > Matemáticas Ingeniería Electrónica
Etiquetes:	Afegir etiqueta Sense etiquetes, Sigues el primer a etiquetar aquest registre!