Logic Synthesis and Verification Algorithms /
Contenido: Parte I Introducción: 1) Introducción; 2) Un paseo por la síntesis lógica con la ayuda de un ejemplo simple. -- Parte II Síntesis lógica de dos niveles: 3) Algebras booleanas; 4) Síntesis de circuitos de dos niveles; 5) Minimización heurística del circuitos de nivel dos; 6) Diagramas de d...
Сохранить в:
| Главный автор: | |
|---|---|
| Другие авторы: | |
| Формат: | |
| Язык: | английский |
| Опубликовано: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Предметы: | |
| Метки: |
Нет меток, Требуется 1-ая метка записи!
|
| Итог: | Contenido: Parte I Introducción: 1) Introducción; 2) Un paseo por la síntesis lógica con la ayuda de un ejemplo simple. -- Parte II Síntesis lógica de dos niveles: 3) Algebras booleanas; 4) Síntesis de circuitos de dos niveles; 5) Minimización heurística del circuitos de nivel dos; 6) Diagramas de decisión binarios (BDDs). -- Parte III Modelos de sistemas secuenciales: 7) Modelos de sistemas secuenciales; 8) Síntesis y verificación de maquinas de estados finitos; 9) Autómatas finitos. -- Parte IV Síntesis lógica multinivel: 10) Síntesis lógica multinivel; 11) Minimización multinivel; 12) Generación de pruebas automáticas de circuitos combinados; 13) Tecnología de mapeo. |
|---|---|
| Объем: | XXXII, 564 p. |
| ISBN: | 0-387-31004-5 978-0-387-31004-6 |