Logic Synthesis and Verification Algorithms /

Contenido: Parte I Introducción: 1) Introducción; 2) Un paseo por la síntesis lógica con la ayuda de un ejemplo simple. -- Parte II Síntesis lógica de dos niveles: 3) Algebras booleanas; 4) Síntesis de circuitos de dos niveles; 5) Minimización heurística del circuitos de nivel dos; 6) Diagramas de d...

Descripción completa

Detalles Bibliográficos

Autor principal:	Hachtel, Gary D. (autor)
Otros autores:	Somenzi, Fabio (autor)
Formato:	Libro
Idioma:	Inglés
Publicado:	Nueva York, EUA : Springer, 2006, c2006
Temas:	Diseño Lógico - > Tema Principal VLSI - > Diseño y Construcción VLSI - > Prueba y Medición - > Tema Principal Circuitos Integrados - > Prueba y Medición Circuitos Integrados - > Proceso de Datos - > Tema Principal Diseño Asistido por Computadora Electrónica Digital Algebra Booleana Electrónica - > Matemáticas Ingeniería Electrónica
Etiquetas:	Agrega una etiqueta Sin etiquetas, Sé el primero en etiquetar este registro!