Logic Synthesis and Verification Algorithms /
Contenido: Parte I Introducción: 1) Introducción; 2) Un paseo por la síntesis lógica con la ayuda de un ejemplo simple. -- Parte II Síntesis lógica de dos niveles: 3) Algebras booleanas; 4) Síntesis de circuitos de dos niveles; 5) Minimización heurística del circuitos de nivel dos; 6) Diagramas de d...
I tiakina i:
| Kaituhi matua: | |
|---|---|
| Ētahi atu kaituhi: | |
| Hōputu: | Pukapuka |
| Reo: | Ingarihi |
| I whakaputaina: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Ngā marau: | |
| Ngā Tūtohu: |
Kāore He Tūtohu, Me noho koe te mea tuatahi ki te tūtohu i tēnei pūkete!
|
| Tau karanga: |
621. 395 HAC
|
||
|---|---|---|---|
| Ejemplar 0500174751 |
Disponible
Préstamo 7 días a 90
|
Kohinga:
Colección General
|
Ngā tuhipoka:
Ubicar en Nivel 2 Norte Área de Colección General
|