Logic Synthesis and Verification Algorithms /
Contenido: Parte I Introducción: 1) Introducción; 2) Un paseo por la síntesis lógica con la ayuda de un ejemplo simple. -- Parte II Síntesis lógica de dos niveles: 3) Algebras booleanas; 4) Síntesis de circuitos de dos niveles; 5) Minimización heurística del circuitos de nivel dos; 6) Diagramas de d...
| Главный автор: | |
|---|---|
| Другие авторы: | |
| Формат: | |
| Язык: | английский |
| Опубликовано: |
Nueva York, EUA :
Springer,
2006, c2006
|
| Предметы: |
Схожие документы: Logic Synthesis and Verification Algorithms /
- Introduction to Formal Hardware Verification /
- Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits /
- Principios de diseño digital /
- Analog VLSI design Automation /
- Computer Aided Logical Design with Emphasis on VLSI /
- Handbook of Algorithms for Physical Design Automation /