Logic Synthesis and Verification Algorithms - Hachtel, Gary D. (Springer)
Contenido: Parte I Introducción: 1) Introducción; 2) Un paseo por la síntesis lógica con la ayuda de un ejemplo simple. -- Parte II Síntesis lógica de dos niveles: 3) Algebras booleanas; 4) Síntesis de circuitos de dos niveles; 5) Minimización heurística del circuitos de nivel dos; 6) Diagramas de decisión binarios (BDDs). -- Parte III Modelos de sistemas secuenciales: 7) Modelos de sistemas secuenciales; 8) Síntesis y verificación de maquinas de estados finitos; 9) Autómatas finitos. -- Parte IV Síntesis lógica multinivel: 10) Síntesis lógica multinivel; 11) Minimización multinivel; 12) Generación de pruebas automáticas de circuitos combinados; 13) Tecnología de mapeo.