Digital System Test and Testable Design Using HDL Models and Architectures /

Contenido: 1) Verilog HDL para diseño y prueba; 2) Modelado de fallas y defectos; 3) Aplicaciones y métodos de simulación de fallos; 4) Métodos y algoritmos de generación de patrones de prueba; 5) Algoritmos de generación de pruebas deterministas; 6) Diseño para prueba por medio de escaneo; 7) Métod...

Descrición completa

Detalles Bibliográficos

Autor Principal:	Navabi, Zainalabedin (autor)
Formato:	Libro
Idioma:	inglés
Publicado:	Nueva York, EUA : Springer, 2011, c2011
Temas:	VERILOG (Lenguaje de Descripción del Soporte Físico) - > Tema Principal Circuitos Integrados - > Simulación por Computadora - > Tema Principal Circuitos Integrados - > Diseño y Construcción Arquitectura de Computadoras Algoritmos Computacionales Ingeniería de Software Electrónica Digital Ingeniería Electrónica
Acceso en liña:	Ver documento en línea
Etiquetas:	Engadir etiqueta Sen Etiquetas, Sexa o primeiro en etiquetar este rexistro!