Digital System Test and Testable Design Using HDL Models and Architectures /
Contenido: 1) Verilog HDL para diseño y prueba; 2) Modelado de fallas y defectos; 3) Aplicaciones y métodos de simulación de fallos; 4) Métodos y algoritmos de generación de patrones de prueba; 5) Algoritmos de generación de pruebas deterministas; 6) Diseño para prueba por medio de escaneo; 7) Métod...
Guardat en:
| Autor principal: | |
|---|---|
| Format: | Llibre |
| Idioma: | anglès |
| Publicat: |
Nueva York, EUA :
Springer,
2011, c2011
|
| Matèries: | |
| Accés en línia: | Ver documento en línea |
| Etiquetes: |
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
|
Ítems similars: Digital System Test and Testable Design Using HDL Models and Architectures /
- Advanced Digital Design with the Verilog HDL /
- Advanced Digital Design with the Verilog HDL /
- Metodología de cobertura para la validación de circuitos integrados /
- Digital Design and Verilog HDL Fundamentals /
- Learning by Example Using Verilog : Advanced Digital Design Using a Nexys 2 FPGA Board /
- Arquitectura de observabilidad e interfaz de configuración serial para un filtro digital multi-tasa /