Digital System Test and Testable Design Using HDL Models and Architectures - Navabi, Zainalabedin (Springer)
Contenido: 1) Verilog HDL para diseño y prueba; 2) Modelado de fallas y defectos; 3) Aplicaciones y métodos de simulación de fallos; 4) Métodos y algoritmos de generación de patrones de prueba; 5) Algoritmos de generación de pruebas deterministas; 6) Diseño para prueba por medio de escaneo; 7) Método estándar de acceso a la prueba IEEE; 8) Lógica construida en autoprueba; 9) Prueba de compresión; 10) Prueba de memoria por medio de memoria BIST.