Digital System Test and Testable Design Using HDL Models and Architectures /
Contenido: 1) Verilog HDL para diseño y prueba; 2) Modelado de fallas y defectos; 3) Aplicaciones y métodos de simulación de fallos; 4) Métodos y algoritmos de generación de patrones de prueba; 5) Algoritmos de generación de pruebas deterministas; 6) Diseño para prueba por medio de escaneo; 7) Métod...
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Libro |
| Idioma: | Inglés |
| Publicado: |
Nueva York, EUA :
Springer,
2011, c2011
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
| Resumen: | Contenido: 1) Verilog HDL para diseño y prueba; 2) Modelado de fallas y defectos; 3) Aplicaciones y métodos de simulación de fallos; 4) Métodos y algoritmos de generación de patrones de prueba; 5) Algoritmos de generación de pruebas deterministas; 6) Diseño para prueba por medio de escaneo; 7) Método estándar de acceso a la prueba IEEE; 8) Lógica construida en autoprueba; 9) Prueba de compresión; 10) Prueba de memoria por medio de memoria BIST. |
|---|---|
| Descripción física: | 1 libro electrónico en línea (XXIII, 435 p.) 1 recurso en línea |
| Público: | 2015 BO Maestría en Diseño Electrónico |
| ISBN: | 978-1-4419-7548-5 |