Digital System Test and Testable Design Using HDL Models and Architectures /
Contenido: 1) Verilog HDL para diseño y prueba; 2) Modelado de fallas y defectos; 3) Aplicaciones y métodos de simulación de fallos; 4) Métodos y algoritmos de generación de patrones de prueba; 5) Algoritmos de generación de pruebas deterministas; 6) Diseño para prueba por medio de escaneo; 7) Métod...
Salvato in:
| Autore principale: | |
|---|---|
| Natura: | Libro |
| Lingua: | inglese |
| Pubblicazione: |
Nueva York, EUA :
Springer,
2011, c2011
|
| Soggetti: | |
| Accesso online: | Ver documento en línea |
| Tags: |
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
| Riassunto: | Contenido: 1) Verilog HDL para diseño y prueba; 2) Modelado de fallas y defectos; 3) Aplicaciones y métodos de simulación de fallos; 4) Métodos y algoritmos de generación de patrones de prueba; 5) Algoritmos de generación de pruebas deterministas; 6) Diseño para prueba por medio de escaneo; 7) Método estándar de acceso a la prueba IEEE; 8) Lógica construida en autoprueba; 9) Prueba de compresión; 10) Prueba de memoria por medio de memoria BIST. |
|---|---|
| Descrizione fisica: | 1 libro electrónico en línea (XXIII, 435 p.) 1 recurso en línea |
| Pubblico: | 2015 BO Maestría en Diseño Electrónico |
| ISBN: | 978-1-4419-7548-5 |