Okładka
kod QR

VLSI Test Principles and Architectures : Design for Testability /

Contenido: 1) Introducción; 2) Diseño para verificar; 3) Lógica y falla de simulación; 4) Generación de prueba; 5) Lógica integrada; 6) Pruebas de compresión; 7) Diagnóstico lógico; 8) Prueba y ensamblado de memoria; 9) Diagnóstico de memoria y auto-reparación; 10) Escaneo del contorno y núcleo de p...

Szczegółowa specyfikacja

Zapisane w:
1. autor: Wang, Laung-Terng (ed.)
Kolejni autorzy: Wu, Cheng-Wen (edición) (edición), Wen, Xiaoqing (edición) (edición)
Format: Książka
Język:angielski
Wydane: San Francisco, EUA : Morgan Kaufmann, 2006, c2006
Seria:(The Morgan Kaufmann Series in Systems on Silicon)
Hasła przedmiotowe:
VLSI - > Prueba y Medición - > Tema Principal
VLSI - > Diseño y Construcción - > Tema Principal
Electrónica Digital
Ingeniería Electrónica
Etykiety: Dodaj etykietę
Nie ma etykietki, Dołącz pierwszą etykiete!
Streszczenie:Contenido: 1) Introducción; 2) Diseño para verificar; 3) Lógica y falla de simulación; 4) Generación de prueba; 5) Lógica integrada; 6) Pruebas de compresión; 7) Diagnóstico lógico; 8) Prueba y ensamblado de memoria; 9) Diagnóstico de memoria y auto-reparación; 10) Escaneo del contorno y núcleo de prueba; 11) Prueba de señales mixtas y análogas; 12) Tendencias de de pruebas tecnológica en la era nanométrica.
Opis fizyczny:XXX, 777 p.
ISBN:978-0-12-370597-6
0-12-370597-5

Podobne zapisy