Writing Testbenches : Functional Verification of HDL Models /
Contenido: ¿Qué es la verificación?; Herramientas de verificación; Plan de verificación; Modelos de alto nivel; Estímulos y respuestas; Pruebas de arquitectura (computadoras); Gestión de simulación; Guías de codificación.
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Libro |
| Idioma: | Inglés |
| Publicado: |
Nueva York, EUA :
Springer,
2003, c2003
|
| Edición: | 2a edición |
| Temas: | |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
Ejemplares similares: Writing Testbenches :
- Writing Testbenches Using SystemVerilog /
- Digital Circuit Testing : A Guide to DFT and Other Techniques /
- Nanometer CMOS ICs : From Basics to ASICs /
- Metodología de aceleración de depuardores de código para procesadores Power PC en emulación /
- Metodología de cobertura para la validación de circuitos integrados /
- Introduction to Formal Hardware Verification /