Comparative Analysis Between SystemVerilog and Python for Digital System Verification /
Este trabajo presenta un análisis comparativo entre las bibliotecas de verificación de SystemVerilog y Python, evaluando aspectos como la curva de aprendizaje, las capacidades de simulación, el tiempo de ejecución, el rendimiento y la facilidad de implementación; así mismo, se desarrollarán entornos...
Uloženo v:
| Hlavní autor: | |
|---|---|
| Médium: | Diplomová práce Kniha |
| Jazyk: | angličtina |
| Vydáno: |
Guadalajara, México :
edición de autor,
2026
|
| Témata: | |
| On-line přístup: | Ver documento en línea |
| Tagy: |
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
Podobné jednotky: Comparative Analysis Between SystemVerilog and Python for Digital System Verification /
- Runtime Verification : 5th International Conference, RV 2014, Toronto, ON, Canada, September 22-25, 2014 : Proceedings /
- SystemVerilog for Hardware Description : RTL Design and Verification /
- Verification and Validation of Modern Software-Intensive Systems /
- Testing Software and Systems : 26th IFIP WG 6.1 International Conference, ICTSS 2014, Madrid, Spain, September 23-25, 2014 : Proceedings /
- Estudio para mejorar la identificación de problemas de software /
- Verification, Model Checking, and Abstract Interpretation : 15th International Conference, VMCAI 2014, San Diego, CA, USA, January 19-21, 2014 : Proceedings /