Hardware Feasibility of Neural Network Branch Predictor /
Este proyecto explora la implementación y evaluación de un predictor de saltos basado en perceptrones para un procesador RISC-V, desarrollado en SystemVerilog. El objetivo principal es analizar las ventajas y limitaciones de las redes neuronales simples frente a predictores tradicionales.
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | Inglés |
| Publicado: |
Guadalajara, México :
edición de autor,
2026
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
Internet
Ver documento en línea| Código Dewey: |
MLD. 140
|
||
|---|---|---|---|
| Ejemplar 633814-1 |
Disponible
Préstamo en línea
|
Colección:
Tesis del ITESO en línea
|
Notas:
Consultar en línea
|