Comparative Analysis Between SystemVerilog and Python for Digital System Verification /
Este trabajo presenta un análisis comparativo entre las bibliotecas de verificación de SystemVerilog y Python, evaluando aspectos como la curva de aprendizaje, las capacidades de simulación, el tiempo de ejecución, el rendimiento y la facilidad de implementación; así mismo, se desarrollarán entornos...
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | Inglés |
| Publicado: |
Guadalajara, México :
edición de autor,
2026
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
| Resumen: | Este trabajo presenta un análisis comparativo entre las bibliotecas de verificación de SystemVerilog y Python, evaluando aspectos como la curva de aprendizaje, las capacidades de simulación, el tiempo de ejecución, el rendimiento y la facilidad de implementación; así mismo, se desarrollarán entornos de verificación equivalentes para una aplicación industrial en ambos lenguajes. |
|---|---|
| Descripción física: | 1 tesis electrónica en línea (86 p.) 1 recurso en línea |