Design of Bias Circuit for Charge Pump in 130nm BiCMOS Technology /

Documenti analoghi

• Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
  di: Núñez López, Francisco Javier
  Pubblicazione: (2018)
• Charge Pump Circuit Design /
  di: Pan, Feng
  Pubblicazione: (2006, c2006)
• Design of the Analog Transmitter Module in 130 nm CMOS Technology /
  di: Núñez Corona, Joel Antonio
  Pubblicazione: (2016)
• Serializer Design for a SerDes Chip in 130nm CMOS Technology /
  di: Arrambide Barrón, Efraín
  Pubblicazione: (2016)
• Test Modules Design for a SerDes Chip in 130nm CMOS Technology /
  di: Limones Mora, César Fernado
  Pubblicazione: (2016)