Metodología de cobertura para la validación de circuitos integrados /
Guardado en:
| Autor principal: | |
|---|---|
| Otros autores: | |
| Formato: | Tesis Libro |
| Idioma: | Español |
| Temas: | |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
Ejemplares similares: Metodología de cobertura para la validación de circuitos integrados /
- Arquitectura de observabilidad e interfaz de configuración serial para un filtro digital multi-tasa /
- Metodología de aceleración de depuardores de código para procesadores Power PC en emulación /
- Learning by Example Using Verilog : Advanced Digital Design Using a Nexys 2 FPGA Board /
- Writing Testbenches Using SystemVerilog /
- Learning by Example Using Verilog : Basic Digital Design with a Basys FPGA Board /
- Digital System Test and Testable Design Using HDL Models and Architectures /