Diseño del módulo transmisor serial de datos de sistema SerDes para protocolo PCI Express 1 /

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	López Félix, Carlos César (autor)
Format:	Abschlussarbeit Buch
Sprache:	Spanisch
Schlagworte:	Circuitos Serializadores y Deserializadores - > Diseño y Construcción - > Tema Principal Circuitos Integrados Digitales - > Diseño y Construcción Protocolos de Comunicación Transmisión de Datos Microelectrónica Electrónica Digital Ingeniería Electrónica
Tags:	Tag hinzufügen Keine Tags, Fügen Sie das erste Tag hinzu!

Ähnliche Einträge: Diseño del módulo transmisor serial de datos de sistema SerDes para protocolo PCI Express 1 /

Vorschau
Diseño de módulo serializador de un sistema SerDes para protocolo de comunicación PCI Express /
Vorschau
Serializer Design for a SerDes Chip in 130nm CMOS Technology /
Vorschau
Test Module Design for ITESO TV1 SerDes /
Vorschau
Digital Serializer Design for a SerDes Chip in 130nm CMOS Technology /
Vorschau
Test Modules Design for a SerDes Chip in 130nm CMOS Technology /
Vorschau
Design and Integration of a Deserializer Module for a SerDes Mixed Signal System on Chip /
Vorschau
Diseño del path de alta frecuencia del receptor analógico del SerDes ITESOTV1 /
Vorschau
Design, Implementation and Verification of a Deserializer Module for a SerDes Mixed Signal System on Chip in 130 nm CMOS Technology /
Vorschau
Diseño e implementación del módulo analógico de recepción para un SerDes en tecnología CMOS de 130nm /
Vorschau
Design and Physical Implementation of an Analog Receiver for a SerDes System on Chip in 130nm CMOS Technology /
Vorschau
Design for Testability in a SerDes System /
Vorschau
Design of the Analog Transmitter Module in 130 nm CMOS Technology /
Vorschau
Diseño del transmisor analógico de un sistema SerDes en tecnología de fabricación de 130 nm /
Vorschau
High Speed Serdes Devices and Applications /
Vorschau
Reporte de formación complementaria en área de concentración en diseño de circuitos integrados /
Vorschau
Diseño y mejora de un sistema SerDes /
Vorschau
Diseño de un sistema serializador/des-serializador de datos (SerDes) en tecnología CMOS de 0.5 micras /
Vorschau
Diseño de celdas especiales para sistema serializador deserializador de datos /
Vorschau
Diseño de circuito analógico de polarización para sistema SerDes /
Vorschau
BandGap Reference Voltage and Serial Communication Module for a Low Power 10 Bits SAR ADC to Biomedical Applications /
Vorschau
Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Vorschau
A 0.18um CMOS Time Amplifier for a Low Power SAR-ADC with Adaptive Conversion Cycle oriented to Audio Applications /
Vorschau
A 0.18um CMOS linear Voltage-to-Time Converter for a Low Power 10-bit 200kS/s SAR ADC with Adaptive Conversion Cycle Oriented to Audio Applications /
Vorschau
Implementing a TSPC D Flip Flop as an Arbiter for a low power 10-bits 200kS/s ADC with Adaptive Conversion Cycle for High-Quality Audio Applications in 0.18um TSMC CMOS Technology /