SystemVerilog for Design : A Guide to Using SystemVerilog for Hardware Design and Modeling /
Contenido: 1) Introducción a SystemVerilog; 2) Declaración de espacios de SystemVerilog; 3) Valores literales y tipos de datos integrados de SystemVerilog; 4) Tipos de datos definidos por el usuario y lo tipos enumerados para SystemVerilog; 5) Matrices, estructuras y uniones de SystemVerilog; 6) Fun...
Guardado en:
| Autor principal: | |
|---|---|
| Otros autores: | , , |
| Formato: | Libro |
| Idioma: | Inglés |
| Publicado: |
Nueva York, EUA :
Springer,
2010, c2010
|
| Edición: | 2a edición |
| Temas: | |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
Ejemplares similares: SystemVerilog for Design :
- SystemVerilog for Design : A Guide to Using SystemVerilog for Hardware Design and Modeling /
- SystemVerilog for Verification : A Guide to Learning the Testbench Language Features /
- Logic Design and Verification Using SystemVerilog /
- RTL Modeling with System Verilog for Simulation and Synthesis : Using System Verilog for ASIC and FPGA Design /
- Digital Systems Design and Practice : Using Verilog HDL and FPGAs /
- SystemVerilog for Hardware Description : RTL Design and Verification /