SystemVerilog for Design : A Guide to Using SystemVerilog for Hardware Design and Modeling - Sutherland, Stuart (Springer)
Contenido: 1) Introducción a SystemVerilog; 2) Declaración de espacios de SystemVerilog; 3) Valores literales y tipos de datos integrados de SystemVerilog; 4) Tipos de datos definidos por el usuario y lo tipos enumerados para SystemVerilog; 5) Matrices, estructuras y uniones de SystemVerilog; 6) Funciones, bloques y tareas de procedimiento de SystemVerilog; 7) Procedimiento de declaraciones de SystemVerilog; 8) Modelado de máquinas de estados finitos con SystemVerilog; 9) Diseño jerárquico con SystemVerilog; 10) Interfaces de SystemVerilog; 11) Diseño completo modelado con SystemVerilog; 12) Modelado del nivel de comportamiento y de transacciones. Apéndices.