The Designer’s Guide to Verilog-AMS /
Contenido: 1) Introducción; 2) Diseño analítico; 3) Modelado análogo; 4) Modelado de señal mixta; 5) Lenguaje de referencia. Apéndice: compatibilidad.
Wedi'i Gadw mewn:
| Prif Awdur: | |
|---|---|
| Awduron Eraill: | |
| Fformat: | Llyfr |
| Iaith: | Saesneg |
| Cyhoeddwyd: |
Londres, Inglaterra :
Kluwer,
2004, c2004
|
| Cyfres: | (The Designer’s Guide Book Series)
|
| Pynciau: | |
| Tagiau: |
Dim Tagiau, Byddwch y cyntaf i dagio'r cofnod hwn!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000288065 | ||
| 005 | 20260624000000.0 | ||
| 009 | 20260713143110.119 | ||
| 020 | |a 1-4020-8044-1 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 621. 392 |b KUN | ||
| 100 | |a Kundert, Kenneth S. |e (autor) | ||
| 245 | 1 | 4 | |a The Designer’s Guide to Verilog-AMS / |c K.S. Kundert, O. Zinke. |
| 264 | 4 | |a Londres, Inglaterra : |b Kluwer, |c 2004, c2004 | |
| 300 | |a XII, 270 p. | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 440 | 5 | |a (The Designer’s Guide Book Series) | |
| 520 | |a Contenido: 1) Introducción; 2) Diseño analítico; 3) Modelado análogo; 4) Modelado de señal mixta; 5) Lenguaje de referencia. Apéndice: compatibilidad. | ||
| 649 | |a XX | ||
| 650 | |a Circuitos de Señal Mixta - |x Prueba y Medición - |x Tema Principal | ||
| 650 | |a VERILOG (Lenguaje de Descripción del Soporte Físico) - |x Tema Principal | ||
| 650 | |a Circuitos Integrados - |x Simulación por Computadora | ||
| 650 | |a Sistemas Analógicos Electrónicos | ||
| 650 | |a Ingeniería Electrónica | ||
| 700 | |a Zinke, Olaf |e (autor) | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500174939 |b IT1 |c ACC |u 20260624 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000288065 | ||