Verification Methodology Manual for SystemVerilog /

Contenido: 1) Introducción; 2) Verificación de la planificación; 3) Aseveraciones; 4) Ensayo de pruebas de infraestructura; 5) Estímulo y respuesta; 6) Verificación de la orientación de cobertura; 7) Aseveraciones de las herramientas formales; 8) Verificación de nivel-sistema; 9) Verificación del pr...

Full description

Saved in:
Bibliographic Details
Other Authors: Bergeron, Janick (autor) (autor)
Format: Book
Language:English
Published: Nueva York, EUA : Springer, 2006, c2006
Subjects:
Tags: Add Tag
No Tags, Be the first to tag this record!

MARC

LEADER 00000nam^a2200000^a^4500
001 000287837
005 20250521000000.0
009 20260310111851.994
022 |a 9780387255385 
022 |a 0387255389 
037 |a Acervo ITESO - Biblioteca 
041 |a ING 
082 |a 621. 392  |b VER 
245 0 0 |a Verification Methodology Manual for SystemVerilog /  |c J. Bergeron... [et al.] ; pról. de Pierre Bricaud. 
264 4 |a Nueva York, EUA :  |b Springer,  |c 2006, c2006 
300 |a XVII, 503 p. 
336 |a texto  |b txt  |2 rdacontenido 
337 |a sin mediación  |b n  |2 rdamedio 
338 |a volumen  |b nc  |2 rdasoporte 
520 |a Contenido: 1) Introducción; 2) Verificación de la planificación; 3) Aseveraciones; 4) Ensayo de pruebas de infraestructura; 5) Estímulo y respuesta; 6) Verificación de la orientación de cobertura; 7) Aseveraciones de las herramientas formales; 8) Verificación de nivel-sistema; 9) Verificación del proceso de integración. Apéndices. 
649 |a XX 
650 |a VERILOG (Lenguaje de Descripción del Soporte Físico) -  |x Tema Principal 
650 |a Circuitos Integrados -  |x Prueba y Medición -  |x Tema Principal 
650 |a Ingeniería Computacional 
650 |a Ingeniería Electrónica 
700 |a Bergeron, Janick  |e (autor) 
910 |a Fondo General 
920 |a Impresos - Libros 
930 |a Colección General 
905 |a 101 
901 |a 0500174733  |b IT1  |c ACC  |i 000054  |u 20250521 
902 |a https://opac.biblio.iteso.mx/vufind/Record/000287837