Similar Items: Design of Bias Circuit for Charge Pump in 130nm BiCMOS Technology /
- Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
- Charge Pump Circuit Design /
- Design of the Analog Transmitter Module in 130 nm CMOS Technology /
- Serializer Design for a SerDes Chip in 130nm CMOS Technology /
- Test Modules Design for a SerDes Chip in 130nm CMOS Technology /
- Diseño de recuperador de datos y reloj adaptivo a jitter /
Topic: Circuito Multiplicador de Tensión - Tema Principal
Topic: Circuitos Integrados Bipolares
- Diseño de recuperador de datos y reloj adaptivo a jitter /
- Design of Bias Circuit for Charge Pump in 130nm BiCMOS Technology /
- Analog Circuit Design : Low-Noise, Low Power, Low-Voltaje; Mixed-Mode Design with CAD Tools; Voltage, Currente and Time References /
- Large Scale Integrated Circuits Technology : State of the Art and Prospect /