Canals - Diseño de recuperador de datos y reloj adaptivo a jitter / :: Biblioteca ITESO

Ítems similars: Diseño de recuperador de datos y reloj adaptivo a jitter /

Vista ràpida
Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
Vista ràpida
Nanometer CMOS ICs : From Basics to ASICs /
Vista ràpida
CMOS Digital Integrated Circuits : Analysis and Design /
Vista ràpida
Analysis and Design of Analog Integrated Circuits /
Vista ràpida
Analysis and Design of Analog Integrated Circuits /
Vista ràpida
Analysis and Design of Analog Integrated Circuits /
Vista ràpida
CMOS IC Layout : Concepts, Methodologies, and Tools /
Vista ràpida
CMOS : Mixed Signal Circuit Design /
Vista ràpida
Analog MOS Integrated Circuits /
Vista ràpida
Design of Bias Circuit for Charge Pump in 130nm BiCMOS Technology /
Vista ràpida
Design for Testability in a SerDes System /
Vista ràpida
Diseño del path de alta frecuencia del receptor analógico del SerDes ITESOTV1 /
Vista ràpida
Serializer Design for a SerDes Chip in 130nm CMOS Technology /
Vista ràpida
Test Module Design for ITESO TV1 SerDes /
Vista ràpida
Test Modules Design for a SerDes Chip in 130nm CMOS Technology /
Vista ràpida
Design, Implementation and Verification of a Deserializer Module for a SerDes Mixed Signal System on Chip in 130 nm CMOS Technology /
Vista ràpida
Design and Integration of a Deserializer Module for a SerDes Mixed Signal System on Chip /
Vista ràpida
Diseño de módulo serializador de un sistema SerDes para protocolo de comunicación PCI Express /
Vista ràpida
Large Scale Integrated Circuits Technology : State of the Art and Prospect /
Vista ràpida
Fundamentals of Modern VLSI Devices /
Vista ràpida
A 0.18um CMOS Time Amplifier for a Low Power SAR-ADC with Adaptive Conversion Cycle oriented to Audio Applications /
Vista ràpida
A 0.18um CMOS linear Voltage-to-Time Converter for a Low Power 10-bit 200kS/s SAR ADC with Adaptive Conversion Cycle Oriented to Audio Applications /
Vista ràpida
Implementing a TSPC D Flip Flop as an Arbiter for a low power 10-bits 200kS/s ADC with Adaptive Conversion Cycle for High-Quality Audio Applications in 0.18um TSMC CMOS Technology /
Vista ràpida
Cross-Talk Noise Immune VLSI Design Using Regular Layout Fabrics /

Tema: Transistores MOS

Tema: Circuitos de Tiempo - Tema Principal

Autor: García Hernández, Néstor Damián

Vista ràpida
Diseño de recuperador de datos y reloj adaptivo a jitter /

© 2026 Catálogo Público de la Biblioteca V/F -- v.11.0