Hardware Feasibility of Neural Network Branch Predictor /
Este proyecto explora la implementación y evaluación de un predictor de saltos basado en perceptrones para un procesador RISC-V, desarrollado en SystemVerilog. El objetivo principal es analizar las ventajas y limitaciones de las redes neuronales simples frente a predictores tradicionales.
Salvato in:
| Autore principale: | |
|---|---|
| Natura: | Tesi Libro |
| Lingua: | inglese |
| Pubblicazione: |
Guadalajara, México :
edición de autor,
2026
|
| Soggetti: | |
| Accesso online: | Ver documento en línea |
| Tags: |
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Accesso online
Ver documento en línea| Collocazione: |
MLD. 140
|
||
|---|---|---|---|
| Ejemplar 633814-1 |
Disponible
Préstamo en línea
|
Collezione:
Tesis del ITESO en línea
|
Note:
Consultar en línea
|