Hardware Feasibility of Neural Network Branch Predictor /
Este proyecto explora la implementación y evaluación de un predictor de saltos basado en perceptrones para un procesador RISC-V, desarrollado en SystemVerilog. El objetivo principal es analizar las ventajas y limitaciones de las redes neuronales simples frente a predictores tradicionales.
Guardat en:
| Autor principal: | |
|---|---|
| Format: | Thesis Llibre |
| Idioma: | anglès |
| Publicat: |
Guadalajara, México :
edición de autor,
2026
|
| Matèries: | |
| Accés en línia: | Ver documento en línea |
| Etiquetes: |
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000633814 | ||
| 005 | 20260716000000.0 | ||
| 009 | 20260814123542.467 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 090 | |a MLD. 140 | ||
| 100 | |a Vargas Garrido, Alberto |e (autor) | ||
| 245 | 1 | 0 | |a Hardware Feasibility of Neural Network Branch Predictor / |c A. Vargas Garrido. |
| 264 | 1 | |a Guadalajara, México : |b edición de autor, |c 2026 | |
| 300 | |a 1 tesis electrónica en línea (95 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 502 | |a ITESO Tesis de Maestría en Diseño Electrónico | ||
| 520 | |a Este proyecto explora la implementación y evaluación de un predictor de saltos basado en perceptrones para un procesador RISC-V, desarrollado en SystemVerilog. El objetivo principal es analizar las ventajas y limitaciones de las redes neuronales simples frente a predictores tradicionales. | ||
| 649 | |a XX | ||
| 650 | |a Predictor de Saltos (Electrónica) - |x Tema Principal | ||
| 650 | |a Paquetes (Software) - |x Prueba y Medición | ||
| 650 | |a Redes Neurales - |x Prueba y Medición | ||
| 650 | |a Redes Neurales - |x Proceso de Datos | ||
| 650 | |a Redes Neurales - |x Tema Principal | ||
| 650 | |a Inteligencia Artificial | ||
| 650 | |a Ingeniería Electrónica | ||
| 650 | |a Ingeniería Computacional | ||
| 856 | 4 | 0 | |u https://hdl.handle.net/11117/12364 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Línea | ||
| 930 | |a Repositorio Institucional | ||
| 905 | |a 201 | ||
| 901 | |a 633814-1 |b IT2 |c ETI |u 20260716 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000633814 | ||