Design and Optimization of a Multi-Stage Receiver for a PCI Express Gen6.0 Link /
Enregistré dans:
| Auteur principal: | |
|---|---|
| Format: | Thèse Livre |
| Langue: | anglais |
| Publié: |
Guadalajara, México :
edición de autor,
2025
|
| Sujets: | |
| Accès en ligne: | Ver documento en línea |
| Tags: |
Pas de tags, Soyez le premier à ajouter un tag!
|
Documents similaires: Design and Optimization of a Multi-Stage Receiver for a PCI Express Gen6.0 Link /
- A Practical Guide with Zephyr RTOS /
- Pluggable Fan Controller /
- Windows 2000 TCP/IP Black Book /
- Dispositivo autónomo para comunicación por Ethernet /
- Computer Architecture : Digital Circuits to Microprocessors /
- Matlab Driver for Design Parameterization and Optimization of Microstrip Circuits in PowerSI /