Design and Optimization of a Multi-Stage Receiver for a PCI Express Gen6.0 Link /

Guardado en:

Bibliografiske detaljer
Hovedforfatter:	López Araiza, Karla Gabriela (autor)
Format:	Tesis Bog
Sprog:	engelsk
Udgivet:	Guadalajara, México : edición de autor, 2025
Fag:	Protocolos de Comunicación Transmisión de Datos Redes de Banda Ancha - > Tema Principal Redes de Computadoras Componentes (Hardware) Controladores de Dispositivos Arquitectura de Computadoras Ingeniería Electrónica Ingeniería Computacional
Online adgang:	Ver documento en línea
Tags:	Tilføj Tag Ingen Tags, Vær først til at tagge denne postø!

MARC


LEADER	00000nam^a2200000^a^4500
001	000620200
005	20251023000000.0
009	20260310133834.485
037			\|a Acervo ITESO - Biblioteca
041			\|a ING
090			\|a MLD. 123
100			\|a López Araiza, Karla Gabriela \|e (autor)
245	1	0	\|a Design and Optimization of a Multi-Stage Receiver for a PCI Express Gen6.0 Link / \|c K.G. López Araiza.
264		1	\|a Guadalajara, México : \|b edición de autor, \|c 2025
300			\|a 1 tesis electrónica en línea (III, 61 p.)
300			\|a 1 recurso en línea
336			\|a datos para computadora \|b cod \|2 rdacontenido
337			\|a computadora \|b c \|2 rdamedio
338			\|a recurso en línea \|b cr \|2 rdasoporte
502			\|a ITESO Tesis de Maestría en Diseño Electrónico
649			\|a XX
650			\|a Protocolos de Comunicación
650			\|a Transmisión de Datos
650			\|a Redes de Banda Ancha - \|x Tema Principal
650			\|a Redes de Computadoras
650			\|a Componentes (Hardware)
650			\|a Controladores de Dispositivos
650			\|a Arquitectura de Computadoras
650			\|a Ingeniería Electrónica
650			\|a Ingeniería Computacional
856	4	0	\|u https://rei.iteso.mx/handle/11117/11551 \|y Ver documento en línea
910			\|a Fondo General
920			\|a Electrónicos - Tesis del ITESO en Línea
930			\|a Repositorio Institucional
905			\|a 201
901			\|a 620200-1 \|b IT2 \|c ETI \|u 20250901
902			\|a https://opac.biblio.iteso.mx/vufind/Record/000620200