Verilog for Example : A Concise Introduction for FPGA Design /
שמור ב:
| מחבר ראשי: | |
|---|---|
| פורמט: | ספר |
| שפה: | אנגלית |
| יצא לאור: |
EUA :
Full Arc Press,
2011, c2011
|
| נושאים: | |
| תגים: |
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000363698 | ||
| 005 | 20250521000000.0 | ||
| 009 | 20260310115555.254 | ||
| 020 | |a 978-0-9834973-0-1 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 621. 392 |b REA | ||
| 100 | |a Readler, Blaine C. |e (autor) | ||
| 245 | 1 | 0 | |a Verilog for Example : |b A Concise Introduction for FPGA Design / |c B.B. Readler. |
| 264 | 4 | |a EUA : |b Full Arc Press, |c 2011, c2011 | |
| 300 | |a 114 p. | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería en Redes y Seguridad | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería Electrónica | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería en Sistemas Computacionales | ||
| 649 | |a XX | ||
| 650 | |a VERILOG (Lenguaje de Descripción del Soporte Físico) - |x Tema Principal | ||
| 650 | |a Lenguajes de Programación | ||
| 650 | |a FPGA (Electrónica) - |x Diseño y Construcción - |x Tema Principal | ||
| 650 | |a Circuitos Integrados - |x Simulación por Computadora | ||
| 650 | |a Circuitos Integrados | ||
| 650 | |a Métodos de Simulación | ||
| 650 | |a Programación (Software) | ||
| 650 | |a Ingeniería Electrónica | ||
| 650 | |a Ingeniería Computacional | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500257050 |b IT1 |c ACC |i C148306 |u 20250521 | ||
| 901 | |a 0500257053 |b IT1 |c ACC |i C148305 |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000363698 | ||