Advanced Digital Design with the Verilog HDL /
Contenido: 1) Introducción a la metodología del diseño digital; 2) Revisión del diseño de lógica combinacional; 3) Fundamentos de diseño secuencial lógico; 4) Introducción al diseño lógico con Verilog; 5) Diseño lógico con modelos de comportamiento de lógica secuencial y combinacional; 6) Síntesis d...
Gorde:
| Egile nagusia: | |
|---|---|
| Formatua: | Liburua |
| Hizkuntza: | ingelesa |
| Argitaratua: |
Upper Saddle River, EUA :
Prentice-Hall,
2011, c2011
|
| Edizioa: | 2a edición |
| Gaiak: | |
| Etiketak: |
digital
1
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000351312 | ||
| 005 | 20250521000000.0 | ||
| 009 | 20260310115007.492 | ||
| 020 | |a 978-0-13-601928-2 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 621. 392 |b CIL | ||
| 100 | |a Ciletti, Michael D. |e (autor) | ||
| 245 | 1 | 0 | |a Advanced Digital Design with the Verilog HDL / |c M.D. Ciletti. |
| 250 | |a 2a edición | ||
| 264 | 4 | |a Upper Saddle River, EUA : |b Prentice-Hall, |c 2011, c2011 | |
| 300 | |a XVIII, 965 p. | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 520 | |a Contenido: 1) Introducción a la metodología del diseño digital; 2) Revisión del diseño de lógica combinacional; 3) Fundamentos de diseño secuencial lógico; 4) Introducción al diseño lógico con Verilog; 5) Diseño lógico con modelos de comportamiento de lógica secuencial y combinacional; 6) Síntesis de lógica combinacional y secuencial; 7) Diseño y síntesis de controladores de ruta de datos; 8) Lógica programable y dispositivos de almacenamiento; 9) Algoritmos y arquitecturas para procesadores digitales; 10) Arquitecturas para procesadores aritméticos; 11) Tareas de diseño postsíntesis. | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería en Redes y Seguridad | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería en Sistemas Computacionales | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería Electrónica | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería Electrónica Acreditación | ||
| 521 | |a 2015 BO Maestría en Diseño Electrónico | ||
| 649 | |a XX | ||
| 650 | |a VERILOG (Lenguaje de Descripción del Soporte Físico) - |x Tema Principal | ||
| 650 | |a Diseño Lógico - |x Tema Principal | ||
| 650 | |a Circuitos Integrados Digitales - |x Diseño y Construcción | ||
| 650 | |a Circuitos Integrados - |x Simulación por Computadora | ||
| 650 | |a Componentes (Hardware) | ||
| 650 | |a Arquitectura de Computadoras | ||
| 650 | |a Electrónica Digital | ||
| 650 | |a Ingeniería Electrónica | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500242061 |b IT1 |c ACC |i C145972 |u 20250521 | ||
| 901 | |a 0500242064 |b IT1 |c ACC |i C145971 |u 20250521 | ||
| 901 | |a 0500242053 |b IT1 |c ACC |i C145970 |u 20250521 | ||
| 901 | |a 0500242050 |b IT1 |c ACC |i C145969 |u 20250521 | ||
| 901 | |a 0500242067 |b IT1 |c ACC |i C145968 |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000351312 | ||