Saltar al contenido
Biblioteca Dr. Jorge Villalobos Padilla, SJ
Dirección de Información Académica
Opiniones y sugerencias
Canasta de libros :
0
elementos
( Completo )
Iniciar sesión
Idioma
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Opiniones y sugerencias
Canasta de libros :
0
elementos
( Completo )
Iniciar sesión
Idioma
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Página de inicio
Portal Biblioteca
Tesauro
Reservar espacios
Revistas
Aviso de privacidad
Todos los campos
Título
Autor
Tema
Código Dewey
ISBN/ISSN
Etiqueta
Número de sistema
Buscar
Búsqueda Avanzada
Reference Model and Verificati...
Citar
Compartir por correo electrónico
Imprimir
Exportar registro
Exportar a RefWorks
Exportar a EndNote
Exportar a Zotero Web Library
Agregar a favoritos
Enlace permanente
Reference Model and Verification Environment Design for DDR Sdram Memories /
Guardado en:
Detalles Bibliográficos
Autor principal:
Güereña Morán, Alejandro
(autor)
Formato:
Tesis
Libro
Idioma:
Inglés
Temas:
SDRAM (Syncronous Dynamic Random Access Memory) -
>
Tema Principal
Memorias (Ingeniería Computacional) -
>
Diseño y Construcción
Circuitos Integrados -
>
Simulación por Computadora
Circuitos Integrados -
>
Diseño y Construcción
Métodos de Simulación
Ingeniería Computacional
Ingeniería Electrónica
Etiquetas:
Agrega una etiqueta
Sin etiquetas, Sé el primero en etiquetar este registro!
Existencias
Descripción
Comentarios
Ejemplares similares
Etiquetas MARC
Sé el primero en dejar un comentario!
Tu comentario
Primero debes ingresar al sistema
Ejemplares similares
Diseño de módulos controladores para una memoria SRAM de 256K x 16 bits y una memoria SDRAM de 4Mx 16 bits x 4 bancos /
por: Flores Fajardo, Carlos Alberto
Publicado: (2008)
Metodología de construcción de arreglos de memoria modulares /
por: Martínez González, Héctor Augusto
Publicado: (2013)
DRAM Circuit Design : Fundamentals and High-Speed Topics /
Publicado: (2008, c2008)
Fast Static RAM : Component and Module Data /
Publicado: (1997, c1997)
Diseño de una memoria SRAM de 4Kbits /
por: Vallejo Martínez, Juan José
Publicado: (2008)
© 2026 Catálogo Público de la Biblioteca V/F -- v.11.0