Diseño de módulos controladores para una memoria SRAM de 256K x 16 bits y una memoria SDRAM de 4Mx 16 bits x 4 bancos /
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | Español |
| Temas: | |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
| Código Dewey: |
EDC. 10
|
||
|---|---|---|---|
| Ejemplar 0500164051 |
Disponible
Préstamo 7 días a 90
|
Colección:
Tesis del ITESO en disco para préstamo
|
Notas:
Solicitar en Nivel 2 Sur Área de Audiovisuales y Periódicas
|
| Ejemplar 0500164127 |
Deposito
|
Colección:
Tesis del ITESO en disco préstamo no autorizado
|
Notas:
Material no disponible
|