Reference Model and Verification Environment Design for DDR Sdram Memories /
Guardado en:
| Hovedforfatter: | |
|---|---|
| Format: | Tesis Bog |
| Sprog: | engelsk |
| Fag: | |
| Tags: |
Ingen Tags, Vær først til at tagge denne postø!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000328399 | ||
| 005 | 20250521000000.0 | ||
| 009 | 20260526140611.559 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 090 | |a EDC. 24 | ||
| 100 | |a Güereña Morán, Alejandro |e (autor) | ||
| 245 | 1 | 0 | |a Reference Model and Verification Environment Design for DDR Sdram Memories / |c A. Güereña Morán. |
| 264 | |a Guadalajara, México : |b edición de autor, |c 2011 | ||
| 300 | |a 1 disco compacto de computadora | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a disco de computadora |b cd |2 rdasoporte | ||
| 502 | |a ITESO Reporte de Especialidad en Diseño de Circuitos Integrados | ||
| 649 | |a XX | ||
| 650 | |a SDRAM (Syncronous Dynamic Random Access Memory) - |x Tema Principal | ||
| 650 | |a Memorias (Ingeniería Computacional) - |x Diseño y Construcción | ||
| 650 | |a Circuitos Integrados - |x Simulación por Computadora | ||
| 650 | |a Circuitos Integrados - |x Diseño y Construcción | ||
| 650 | |a Métodos de Simulación | ||
| 650 | |a Ingeniería Computacional | ||
| 650 | |a Ingeniería Electrónica | ||
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Disco | ||
| 905 | |a 202 | ||
| 901 | |a 0500217820 |b IT2 |c STS |i D60336 |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000328399 | ||