Azala
QR Kodea

Diseño de módulos controladores para una memoria SRAM de 256K x 16 bits y una memoria SDRAM de 4Mx 16 bits x 4 bancos /

Egile nagusia: Flores Fajardo, Carlos Alberto (autor)
Formatua: Tesis Liburua
Hizkuntza:gaztelania
Gaiak:
SRAM (Static Random Access Memory) - > Tema Principal
SDRAM (Syncronous Dynamic Random Access Memory) - > Tema Principal
Memorias (Ingeniería Computacional)
Controladores de Dispositivos - > Diseño y Construcción - > Tema Principal
Ingeniería Computacional
Ingeniería Electrónica
Sailkapena:
EDC. 10
Ejemplar 0500164051
Disponible
Préstamo 7 días a 90
Bilduma:
Tesis del ITESO en disco para préstamo
Oharrak:
Solicitar en Nivel 2 Sur Área de Audiovisuales y Periódicas
Ejemplar 0500164127
Deposito
Bilduma:
Tesis del ITESO en disco préstamo no autorizado
Oharrak:
Material no disponible

Antzeko izenburuak