Post-Silicon Functional Validation of a DDR5 Memory Controller /
Contiene: 1) Planteamiento del problema; 2) Materiales y métodos; 3) Metodología PSiV aplicada a un controlador de memoria DDR5; 4) Discusión.
Bewaard in:
| Hoofdauteur: | |
|---|---|
| Formaat: | Thesis Boek |
| Taal: | Engels |
| Gepubliceerd in: |
Guadalajara, México :
edición de autor,
2023
|
| Onderwerpen: | |
| Online toegang: | Ver documento en línea |
| Tags: |
Geen labels, Wees de eerste die dit record labelt!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000587548 | ||
| 005 | 20251023000000.0 | ||
| 009 | 20260310132812.729 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 090 | |a MLD. 109 | ||
| 100 | |a Hernández Reyes, Federico J. |e (autor) | ||
| 245 | 1 | 0 | |a Post-Silicon Functional Validation of a DDR5 Memory Controller / |c F.J. Hernández Reyes. |
| 264 | 1 | |a Guadalajara, México : |b edición de autor, |c 2023 | |
| 300 | |a 1 tesis electrónica en línea (44 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 502 | |a ITESO Tesis de Maestría en Diseño Electrónico | ||
| 520 | |a Contiene: 1) Planteamiento del problema; 2) Materiales y métodos; 3) Metodología PSiV aplicada a un controlador de memoria DDR5; 4) Discusión. | ||
| 649 | |a XX | ||
| 650 | |a Microcontroladores - |x Tema Principal | ||
| 650 | |a Semiconductores - |x Tema Principal | ||
| 650 | |a Circuitos Electrónicos - |x Diseño y Construcción - |x Tema Principal | ||
| 650 | |a Ingeniería Electrónica | ||
| 856 | 4 | 0 | |u https://rei.iteso.mx/handle/11117/10774 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Línea | ||
| 930 | |a Repositorio Institucional | ||
| 905 | |a 201 | ||
| 901 | |a 587548-1 |b IT2 |c ETI |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000587548 | ||