Low-Cost CAN Protocol Logic Analyzer /
Bewaard in:
| Hoofdauteur: | |
|---|---|
| Formaat: | Thesis Boek |
| Taal: | Engels |
| Gepubliceerd in: |
Guadalajara, México :
edición de autor,
2021
|
| Onderwerpen: | |
| Online toegang: | Ver documento en línea |
| Tags: |
Geen labels, Wees de eerste die dit record labelt!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000443398 | ||
| 005 | 20251023000000.0 | ||
| 009 | 20260310123450.912 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 090 | |a MLD. 103 | ||
| 100 | |a Robles Martínez, César Carlos |e (autor) | ||
| 245 | 1 | 0 | |a Low-Cost CAN Protocol Logic Analyzer / |c C.C. Robles Martínez. |
| 264 | 1 | |a Guadalajara, México : |b edición de autor, |c 2021 | |
| 300 | |a 1 tesis electrónica en línea (VIII, 33 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 502 | |a ITESO Tesis de Maestría en Diseño Electrónico | ||
| 649 | |a XX | ||
| 650 | |a VERILOG (Lenguaje de Descripción del Soporte Físico) - |x Tema Principal | ||
| 650 | |a Lenguajes de Programación | ||
| 650 | |a Programación (Software) | ||
| 650 | |a FPGA (Electrónica) - |x Diseño y Construcción | ||
| 650 | |a Circuitos Integrados - |x Diseño y Construcción | ||
| 650 | |a Electrónica Digital | ||
| 650 | |a Electrónica - |x Medición - |x Tema Principal | ||
| 650 | |a Electrónica - |x Equipo y Aparatos - |x Tema Principal | ||
| 650 | |a Ingeniería Electrónica | ||
| 856 | 4 | 0 | |u https://rei.iteso.mx/handle/11117/7554 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Línea | ||
| 930 | |a Repositorio Institucional | ||
| 905 | |a 201 | ||
| 901 | |a 443398-1 |b IT2 |c ETI |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000443398 | ||