Digital Serializer Design for a SerDes Chip in 130nm CMOS Technology /
Wedi'i Gadw mewn:
| Prif Awdur: | |
|---|---|
| Fformat: | Traethawd Ymchwil Llyfr |
| Iaith: | Sbaeneg |
| Cyhoeddwyd: |
Guadalajara, México :
edición de autor,
2017
|
| Pynciau: | |
| Mynediad Ar-lein: | Ver documento en línea |
| Tagiau: |
Dim Tagiau, Byddwch y cyntaf i dagio'r cofnod hwn!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000404162 | ||
| 005 | 20251023000000.0 | ||
| 009 | 20260310121758.066 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ESP | ||
| 090 | |a EDS. 15 | ||
| 100 | |a Aparicio Zuleta, Christian |e (autor) | ||
| 245 | 1 | 0 | |a Digital Serializer Design for a SerDes Chip in 130nm CMOS Technology / |c C. Aparicio Zuleta. |
| 264 | 1 | |a Guadalajara, México : |b edición de autor, |c 2017 | |
| 300 | |a 1 tesis electrónica en línea (91 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 502 | |a ITESO Tesina de Especialidad en Diseño de Sistemas en Chip | ||
| 649 | |a XX | ||
| 650 | |a Receptor Analógico - |x Diseño y Construcción - |x Tema Principal | ||
| 650 | |a Circuitos Serializadores y Deserializadores - |x Diseño y Construcción - |x Tema Principal | ||
| 650 | |a Circuitos Integrados - |x Diseño y Construcción | ||
| 650 | |a Circuitos Electrónicos | ||
| 650 | |a Señales y Transmisión de Señales | ||
| 650 | |a Microelectrónica | ||
| 650 | |a Electrónica Digital | ||
| 856 | 4 | 0 | |u https://rei.iteso.mx/handle/11117/5140 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Línea | ||
| 930 | |a Repositorio Institucional | ||
| 905 | |a 201 | ||
| 901 | |a 404162-1 |b IT2 |c ETI |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000404162 | ||